前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇電子電路設(shè)計范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

電子電路設(shè)計范文第1篇

計算機系統(tǒng)所要求解決的問題日趨復(fù)雜，與此同時，計算機系統(tǒng)本身的結(jié)構(gòu)也越來越復(fù)雜。而復(fù)雜性的提高就意味著可靠性的降低，實踐經(jīng)驗表明，要想使如此復(fù)雜的實時系統(tǒng)實現(xiàn)零出錯率幾乎是不可能的，因此人們寄希望于系統(tǒng)的容錯性能：即系統(tǒng)在出現(xiàn)錯誤的情況下的適應(yīng)能力。對于如何同時實現(xiàn)系統(tǒng)的復(fù)雜性和可靠性，大自然給了我們近乎完美的藍本。人體是迄今為止我們所知道的最復(fù)雜的生物系統(tǒng)，通過千萬年基因進化，使得人體可以在某些細胞發(fā)生病變的情況下，不斷地進行自我診斷，并最終自愈。因此借用這一機理，科學(xué)家們研究出可進化硬件（EHW,EvolvableHardWare），理想的可進化硬件不但同樣具有自我診斷能力，能夠通過自我重構(gòu)消除錯誤，而且可以在設(shè)計要求或系統(tǒng)工作環(huán)境發(fā)生變化的情況下，通過自我重構(gòu)來使電路適應(yīng)這種變化而繼續(xù)正常工作。嚴格地說，EHW具有兩個方面的目的，一方面是把進化算法應(yīng)用于電子電路的設(shè)計中；另一方面是硬件具有通過動態(tài)地、自主地重構(gòu)自己實現(xiàn)在線適應(yīng)變化的能力。前者強調(diào)的是進化算法在電子設(shè)計中可替代傳統(tǒng)基于規(guī)范的設(shè)計方法；后者強調(diào)的是硬件的可適應(yīng)機理。當然二者的區(qū)別也是很模糊的。本文主要討論的是EHW在第一個方面的問題。

對EHW的研究主要采用了進化理論中的進化計算（EvolutionaryComputing）算法,特別是遺傳算法（GA）為設(shè)計算法，在數(shù)字電路中以現(xiàn)場可編程門陣列（FPGA）為媒介，在模擬電路設(shè)計中以現(xiàn)場可編程模擬陣列（FPAA）為媒介來進行的。此外還有建立在晶體管級的現(xiàn)場可編程晶體管陣列（FPTA），它為同時設(shè)計數(shù)字電路和和模擬電路提供了一個可靠的平臺。下面主要介紹一下遺傳算法和現(xiàn)場可編程門陣列的相關(guān)知識，并以數(shù)字電路為例介紹可進化硬件設(shè)計方法。

1．1遺傳算法

遺傳算法是模擬生物在自然環(huán)境中的遺傳和進化過程的一種自適應(yīng)全局優(yōu)化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產(chǎn)生一群個體，稱為種群，它們都是假設(shè)解。然后把這些假設(shè)解置于問題的“環(huán)境”中，根據(jù)適應(yīng)值或某種競爭機制選擇個體（適應(yīng)值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產(chǎn)生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優(yōu)解為止。

1．2現(xiàn)場可編程邏輯陣列(FPGA)

現(xiàn)場可編程邏輯陣列是一種基于查找表(LUT,LookupTable)結(jié)構(gòu)的可在線編程的邏輯電路。它由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)，工作時需要對片內(nèi)的RAM進行編程。當用戶通過原理圖或硬件描述語言（HDL）描述了一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會把設(shè)計方案通過編譯形成數(shù)據(jù)流，并將數(shù)據(jù)流下載至RAM中。這些RAM中的數(shù)據(jù)流決定電路的邏輯關(guān)系。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用，灌入不同的數(shù)據(jù)流就會獲得不同的硬件系統(tǒng)，這就是可編程特性。這一特性是實現(xiàn)EHW的重要特性。目前在可進化電子電路的設(shè)計中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。

2進化電子電路設(shè)計架構(gòu)

本節(jié)以設(shè)計高容錯性的數(shù)字電路設(shè)計為例來闡述EHW的設(shè)計架構(gòu)及主要設(shè)計步驟。對于通過進化理論的遺傳算法來產(chǎn)生容錯性，所設(shè)計的電路系統(tǒng)可以看作一個具有持續(xù)性地、實時地適應(yīng)變化的硬件系統(tǒng)。對于電子電路來說，所謂的變化的來源很多，如硬件故障導(dǎo)致的錯誤，設(shè)計要求和規(guī)則的改變，環(huán)境的改變（各種干擾的出現(xiàn)）等。

從進化論的角度來看，當這些變化發(fā)生時，個體的適應(yīng)度會作相應(yīng)的改變。當進化進行時，個體會適應(yīng)這些變化重新獲得高的適應(yīng)度?；谶M化論的電子電路設(shè)計就是利用這種原理,通過對設(shè)計結(jié)果進行多次地進化來提高其適應(yīng)變化的能力。

電子電路進化設(shè)計架構(gòu)如圖1所示。圖中給出了電子電路的設(shè)計的兩種進化，分別是內(nèi)部進化和外部進化。其中內(nèi)部進化是指硬件內(nèi)部結(jié)構(gòu)的進化，而外部進化是指軟件模擬的電路的進化。這兩種進化是相互獨立的，當然通過外部進化得到的最終設(shè)計結(jié)果還是要由硬件結(jié)構(gòu)的變化來實際體現(xiàn)。從圖中可以看出，進化過程是一個循環(huán)往復(fù)的過程，其中是根據(jù)進化算法（遺傳算法）的計算結(jié)果來進行的。整個進化設(shè)計包括以下步驟：

（1）根據(jù)設(shè)計的目的，產(chǎn)生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數(shù)據(jù)串）來表示，其中每個個體表示的是設(shè)計的一部分。染色體轉(zhuǎn)化成控制數(shù)據(jù)流下載到FPGA上，用來定義FPGA的開關(guān)狀態(tài)，從而確定可重構(gòu)硬件內(nèi)部各單元的聯(lián)結(jié)，形成了初步的硬件系統(tǒng)。用來設(shè)計進化硬件的FPGA器件可以接受任意組合的數(shù)據(jù)流下載，而不會導(dǎo)致器件的損害。

（2）將設(shè)計結(jié)果與目標要求進行比較，并用某種誤差表示作為描述系統(tǒng)適應(yīng)度的衡量準則。這需要一定的檢測手段和評估軟件的支持。對不同的個體，根據(jù)適應(yīng)度進行排序，下一代的個體將由最優(yōu)的個體來產(chǎn)生。

（3）根據(jù)適應(yīng)度再對新的個體組進行統(tǒng)計，并根據(jù)統(tǒng)計結(jié)果挑選一些個體。一

部分被選個體保持原樣，另一部分個體根據(jù)遺傳算法進行修改，如進行交叉和變異，而這種交叉和變異的目的是為了產(chǎn)生更具適應(yīng)性的下一代。把新一代染色體轉(zhuǎn)化成控制數(shù)據(jù)流下載到FPGA中對硬件進行進化。

（4）重復(fù)上述步驟，產(chǎn)生新的數(shù)代個體，直到新的個體表示的設(shè)計方案表現(xiàn)出接近要求的適應(yīng)能力為止。

一般來說通過遺傳算法最后會得到一個或數(shù)個設(shè)計結(jié)果，最后設(shè)計方案具有對設(shè)計要求和系統(tǒng)工作環(huán)境的最佳適應(yīng)性。這一過程又叫內(nèi)部進化或硬件進化。

圖中的右邊展示了另一種設(shè)計可進化電路的方法，即用模擬軟件來代替可重構(gòu)器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構(gòu)器件各單元的連接方式。這一方法叫外部進化或軟件進化。這種方法中進化過程完全模擬進行，只有最后的結(jié)果才在器件上實施。

進化電子電路設(shè)計中，最關(guān)鍵的是遺傳算法的應(yīng)用。在遺傳算法的應(yīng)用過程中，變異因子的確定是需要慎重考慮的，它的大小既關(guān)系到個體變異的程度，也關(guān)系到個體對環(huán)境變化做出反應(yīng)的能力，而這兩個因素相互抵觸。變異因子越大，個體更容易適應(yīng)環(huán)境變化，對系統(tǒng)出現(xiàn)的錯誤做出快速反應(yīng)，但個體更容易發(fā)生突變。而變異因子較小時，系統(tǒng)的反應(yīng)力變差，但系統(tǒng)一旦獲得高適應(yīng)度的設(shè)計方案時可以保持穩(wěn)定。

對于可進化數(shù)字電路的設(shè)計，可以在兩個層面上進行。一個是在基本的“與”、“或”、“非”門的基礎(chǔ)上進行進化設(shè)計，一個是在功能塊如觸發(fā)器、加法器和多路選擇器的基礎(chǔ)上進行。前一種方法更為靈活，而后一種更適于工業(yè)應(yīng)用。有人提出了一種基于進化細胞機（CellularAutomaton）的神經(jīng)網(wǎng)絡(luò)模塊設(shè)計架構(gòu)。采用這一結(jié)構(gòu)設(shè)計時，只需要定義整個模塊的適應(yīng)度，而對于每一模塊如何實現(xiàn)它復(fù)雜的功能可以不予理睬，對于超大規(guī)模線路的設(shè)計可以采用這一方法來將電路進行整體優(yōu)化設(shè)計。

3可進化電路設(shè)計環(huán)境

上面描述的軟硬件進化電子電路設(shè)計可在圖2所示的設(shè)計系統(tǒng)環(huán)境下進行。這一設(shè)計系統(tǒng)環(huán)境對于測試可重構(gòu)硬件的構(gòu)架及展示在FPGA可重構(gòu)硬件上的進化設(shè)計很有用處。該設(shè)計系統(tǒng)環(huán)境包括遺傳算法軟件包、FPGA開發(fā)系統(tǒng)板、數(shù)據(jù)采集軟硬件、適應(yīng)度評估軟件、用戶接口程序及電路模擬仿真軟件。

遺傳算法由計算機上運行的一個程序包實現(xiàn)。由它來實現(xiàn)進化計算并產(chǎn)生染色體組。表示硬件描述的染色體通過通信電纜由計算機下載到有FPGA器件的實驗板上。然后通過接口將布線結(jié)果傳回計算機。適應(yīng)度評估建立在儀器數(shù)據(jù)采集硬件及軟件上，一個接口碼將GA與硬件連接起來，可能的設(shè)計方案在此得到評估。同時還有一個圖形用戶接口以便于設(shè)計結(jié)果的可視化和將問題形式化。通過執(zhí)行遺傳算法在每一代染色體組都會產(chǎn)生新的染色體群組，并被轉(zhuǎn)化為數(shù)據(jù)流傳入實驗板上。至于通過軟件進化的電子電路設(shè)計，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過仿真軟件來仿真電路的運行情況，通過相應(yīng)軟件來評估設(shè)計結(jié)果。

4結(jié)論與展望

進化過程廣義上可以看作是一個復(fù)雜的動態(tài)系統(tǒng)的狀態(tài)變化。在這個意義上，可以將“可進化”這一特性運用到無數(shù)的人工系統(tǒng)中，只要這些系統(tǒng)的性能會受到環(huán)境的影響。不僅是遺傳算法，神經(jīng)網(wǎng)絡(luò)、人工智能工程以及胚胎學(xué)都可以應(yīng)用到可進化系統(tǒng)中。雖然目前設(shè)計出的可進化硬件還存在著許多需要解決的問題，如系統(tǒng)的魯棒性等。但在未來的發(fā)展中，電子電路可進化的設(shè)計方法將不可避免的取代傳統(tǒng)的自頂向下設(shè)計方法，系統(tǒng)的復(fù)雜性將不再成為系統(tǒng)設(shè)計的障礙。另一方面，硬件本身的自我重構(gòu)能力對于那些在復(fù)雜多變的環(huán)境，特別是人不能直接參與的環(huán)境工作的系統(tǒng)來說將帶來極大的影響。因此可進化硬件的研究將會進一步深入并會得到廣泛的應(yīng)用而造福人類。

電子電路設(shè)計范文第2篇

關(guān)鍵詞：印制電路板；實用性；可制造性

前言：對于電子產(chǎn)品設(shè)計人員來說，線路板的設(shè)計可以說是整個設(shè)計中的重點，在很多情況下，即便電子產(chǎn)品的設(shè)計原理圖沒有問題，如果印制電路板的設(shè)計不合理，同樣會在很大程度上影響電子設(shè)備的生產(chǎn)可靠性。與此同時，電子產(chǎn)品的可制造性也是設(shè)計師必須考慮的重要因素，如果設(shè)計出來的線路板無法滿足生產(chǎn)所需要的可制造要求，便會使生產(chǎn)效率大大降低，從而提升成本。所以，在進行印制電路板設(shè)計的過程中，需要掌握相關(guān)設(shè)計技巧，更應(yīng)該注意運用正確的設(shè)計方法。

一、印制電路板設(shè)計的布局技巧

在進行印制電路板設(shè)計的過程中，布局是其中非常重要的一個環(huán)節(jié)，對后期的布線效果會產(chǎn)生很大影響，所以，能否對印制線路板進行合理布局是設(shè)計成功與否的關(guān)鍵。一個產(chǎn)品的設(shè)計需要內(nèi)在質(zhì)量與外在美觀兼顧，兩者的完美結(jié)合才是一個成功的產(chǎn)品。在此基礎(chǔ)上，印制電路板設(shè)計的還需要注意以下幾方面的問題：

第一，印制電路板布局的根本原則是要將布通率盡可能提升，如果需要對相關(guān)器件進行移動，一定要保證連接飛線，并且將存在連線關(guān)系的器件集中起來，從而將走線盡可能縮短。第二，在印制電路板布局的過程中，還需要將模擬器件與數(shù)字器件分離，并且將距離盡可能拉長，從而避免器件之間產(chǎn)生干擾[1]。第三，去耦電容要離器件的電源越近越好。第四，在器件放置的過程中，一定要充分考慮整體性的后期焊接，散熱問題也是不可忽視的，因此器件的放置不能過于密集。第五，充分利用設(shè)計軟件中所提供的數(shù)組與聯(lián)合等功能，提升印制電路板設(shè)計的布局效率。

二、印制電路板設(shè)計的布線技巧

一般情況下，印制電路板的設(shè)計軟件都會提供非常強大的手工布線功能，而自動布線則是由全自動布線器中的布線引擎進行控制，布線時常常會將兩種方法聯(lián)合起來，一般采用先手工，再自動，再手工的方式。

（一）布線技巧

在印制電路板設(shè)計的過程中，布線也是其中的重點環(huán)節(jié)，一切前期準備活動全部都是圍繞布線進行的，布線也是整個設(shè)計過程中最為精細、限定最高的一個步驟。印制電路板的布線主要分為單面、雙面、多層三種，其布線方式則主要分為交互式與自動式[2]。對于要求湘桂較高的布線作業(yè)，可以在進行自動式布線時，先運用交互式布線，在這個過程中，輸出與輸入兩端的邊線需要保證不平行或相鄰，從而降低產(chǎn)生反射干擾的可能性。

（二）電源與地線的相關(guān)處理

另外，即便能夠良好的完成印制電路板中的布線工作，如果電源與地線的處理沒有達到要求，還是會產(chǎn)生一定的干擾，從而在一定程度上降低產(chǎn)品性能，更有甚者，還有可能降低產(chǎn)品的成功率。因此，在處理電源與地線的過程中，需要加上去耦電容。與此同時，還要盡可能的加寬電源與地線，使信號線、電源線、地線三者的寬度呈遞增關(guān)系，以降低其產(chǎn)生的噪音干擾，從而保證產(chǎn)品質(zhì)量。

在使用大面積同層作為地線時，需要在印制板上將未使用的部分與地相連接，將其作為地線進行公分利用，也可以將其作為多層板，讓地線與電源兩者各占用一層，從而避免干擾。

（三）模擬與數(shù)字兩種電路的共地處理

當前，絕大多數(shù)的印制電路板都不是傳統(tǒng)單一的功能電路，都是由模擬與數(shù)字兩種電路組成的，所以在進行布線的過程中就需要綜合考慮，避免兩種電路之間的相互干擾，尤其是地線上所產(chǎn)生的噪音干擾。

三、相關(guān)可制造性研究

在當前條件下，絕大多數(shù)電子電路產(chǎn)品的生產(chǎn)都以表面組裝技術(shù)為依托，所以，在進行產(chǎn)品設(shè)計的過程中，就一定要將表面組裝技術(shù)的制造過程充分考慮進去，只有這樣，才能保證設(shè)計出更加符合生產(chǎn)要求的電子電路產(chǎn)品。本文便以多功能燈為例進行相關(guān)分析：

（一）表面組裝技術(shù)

多功能燈主要由燈頭、燈頭支臂、外殼、充電電池、導(dǎo)線、電源插座、控制按鈕以及主體控制板等裝置組成。在表面組裝技術(shù)的生產(chǎn)流程中，一般情況下都會將表面組裝技術(shù)分為錫膏支撐與掛膠支撐兩部分[3]。兩者的區(qū)別主要體現(xiàn)在貼片前后：貼片前，前者使用的是焊錫膏，后者使用的是貼片膠；貼片后，前者通過回流爐的方式來完成焊接，后者雖然也過回流爐，但其作用只是固定，真正焊接時還要過波峰焊。除此之外，在對主控板進行設(shè)計與選擇時，還需要注意陰陽板在拼版過程中的使用、陰陽板的優(yōu)缺點、使用拼版的個數(shù)等方面。

（二）拼版方案

通過對具體情況以及設(shè)計生產(chǎn)分析，多功能燈的主體控制板主要運用的是雙面錫膏回流焊接工藝。所以通過選擇多功能燈主體控制板元件，可以對配置圖中的頂面線路層和地面線路層進行分析，并設(shè)計出預(yù)支相對應(yīng)的拼版圖[4]。設(shè)計時可以采取正面與背面同方向，或正面與背面相交叉兩種拼版方案。

由于主體控制板正面的元件相對較多，如果采取正面與背面同方向的拼版設(shè)計，便會產(chǎn)生元件分布不均的問題，元件分布過于集中會造成局部區(qū)域散熱不良，溫度升高過快，從而使主體控制板在進入回流焊接的過程中形成板子翹曲[5]。因此，采用正面與背面相交叉的拼版方式更加合理。

（三）拼版方案選擇原因及優(yōu)勢

選擇正面與背面相交叉拼版方式主要有以下三方面原因：其一，能夠?qū)⒈砻娼M裝技術(shù)的長線優(yōu)勢充分發(fā)揮出來，從而提升打件效率；其二，能夠有效節(jié)省網(wǎng)版；其三，如果將其做成單面板，需要運用手工方式進行元器件焊接，在一定程度上降低了生產(chǎn)效率。

采用正面與背面相交叉拼版方式的優(yōu)點在于以下四方面：其一，能夠有效節(jié)省生產(chǎn)成本；其二，采用這種方式在程序編制初期便可以有效節(jié)省程序優(yōu)化時間，相當于將兩面程序當做一個程序進行編制，只需要針對一個程序進行優(yōu)化條件的考慮；其三，對于一部分產(chǎn)品來說，采用這種方式可以在很大程度上節(jié)省輔料，還能夠減少附加工具的使用頻率，如能夠少做一片鋼網(wǎng)等；其四，采用這種方式能夠有效提升生產(chǎn)產(chǎn)量，其原因在于在生產(chǎn)過程中不用經(jīng)常換產(chǎn)，節(jié)省生產(chǎn)時間，另外，這種方式實際上是一種裝貼程序，與兩面程序相比，能夠減少一半的基板搬運時間。

結(jié)論：

以上技巧在進行印制電路板設(shè)計學(xué)習(xí)的過程中常常會被忽視，但作為一個專業(yè)人員來說，卻是必須要掌握的基本技能，因此，在學(xué)習(xí)與運用過程中，都需要重視電子電路的實用性設(shè)計，以提升電子產(chǎn)品的生產(chǎn)效率，降低生產(chǎn)成本。

參考文獻：

[1]吳小花，李殊驍.基于虛擬技術(shù)的電子電路設(shè)計與仿真[J].廣東水利電力職業(yè)技術(shù)學(xué)院學(xué)報，2014.11（16）：155-156.

[2]張君昌，張丹，崔力.融合Burg譜估計與信號譜平坦度的語音端點檢測[J].西安電子科技大學(xué)學(xué)報，2012.12（11）：247-248.

[3]張君昌，劉海鵬，樊養(yǎng)余.一種自適應(yīng)時移與閾值的DCT語音增強方法[J].西安電子科技大學(xué)學(xué)報，2013.19（05）：132-134.

電子電路設(shè)計范文第3篇

關(guān)鍵詞：電路設(shè)計；proteus；應(yīng)用

中圖分類號：TN702 文獻標識碼：A 文章編號：1007-9416（2017）03-0248-01

二十一世紀的今天，社會科技進步較快，proteus仿真軟件在電路設(shè)計中的應(yīng)用也越來越廣泛。該仿真軟件是計算機技術(shù)發(fā)展的重要成果之一，可以對模擬電路，數(shù)字電路和電路進行仿真操作，軟件自身具備先進的虛擬器，包括示波器，邏輯分析儀，信號發(fā)生器等，為了更全面的了解和更深刻的分析proteus在電子電路設(shè)計中的應(yīng)用，就要在軟件開啟的仿真條件下，對整體電路和包含的各個零部件進行逐一研究，為之后的電路設(shè)計打下堅實的基礎(chǔ)思路。

1 Proteus仿真軟件簡述

Proteus軟件是英國Lab Center Electronics公司出版的EDA工具軟件（該軟件中國總為廣州風標電子技術(shù)有限公司）。它不僅具有其它EDA工具軟件的仿真功能，還能仿真單片機及器件。它是目前比較好的仿真單片機及器件的工具。雖然目前國內(nèi)推廣剛起步，但已受到單片機愛好者、從事單片機教學(xué)的教師、致力于單片機開發(fā)應(yīng)用的科技工作者的青睞。該軟件包含ISIS和ARES兩個軟件部分，這兩個部分在大環(huán)境下扮演著兩個不同的重要角色，都有著舉足輕重的作用。在日常工作中，ARES部分是用來當PCB設(shè)計工作的助手，進行有效輔佐，而ISIS則是主要負責在仿真開啟的環(huán)境下對電路原理和模擬電路的設(shè)計工作。

2 Proteus仿真軟件進行仿真電路設(shè)計的過程分析

在電子電路實訓(xùn)過程中，proteus仿真軟件在進行仿真電路設(shè)計時，要在軟件編輯界面，按照需要模擬的實際電路思路，設(shè)計出一套最符合實際情況的電子電路圖，再通過許多相關(guān)數(shù)據(jù)計算，盡可能在最短的時間內(nèi)完成對電路的初步設(shè)計和對數(shù)據(jù)的測量與計算整理，最后完成整體的模擬電路設(shè)計，然后利用軟件的電路生成功能，輸出最后的電路設(shè)計圖。為了確保電路設(shè)計的順利進行，仿真電路設(shè)計過程可以這樣：先確定核實設(shè)計項目，然后運行proteus軟件，繪制初步的電路原理圖，然后根據(jù)原理確定需要的元件種類和數(shù)量，啟動仿真系統(tǒng)，用虛擬儀器檢測然后讀出數(shù)據(jù)，分析結(jié)果，如不符合要求，對元件或者電路作適當修改然后再次檢測，當符合要求時，要對電路進行完善，確定無誤后敲定最終設(shè)計方案，然后系統(tǒng)自動生成電路圖。

3 Proteus仿真軟件的仿真電路設(shè)計與調(diào)試

在進行電路工作前，相關(guān)人員要檢查虛擬測量儀器與被測量點的兩個終端是否處于正常連接狀態(tài)，還要確定信號源良好的接地情況，其中還要注意示波器與地線的連接狀況。測量結(jié)束后要確保測量結(jié)果是GND的相反波形，有利于后續(xù)對電路的研究。實驗過程中，要時刻注意電壓表，電流表的指針位置，而在仿真電路時，要注意串聯(lián)電路中電流指針的指數(shù)，如有任何問題，要及時地在相應(yīng)的執(zhí)行操作界面，通過網(wǎng)絡(luò)，對電壓作出適當調(diào)整，然后繼續(xù)進行仿真電路的研究試驗，推動proteus仿真軟件在電子電路設(shè)計應(yīng)用中的發(fā)展。

4 Proteus仿真軟件的實用電路分析

在今后的與電路設(shè)計有關(guān)的工作當中，我們不光要充分發(fā)揮并發(fā)展proteus仿真軟件，還要通過合理的方法來判斷研究proteus仿真軟件在未來電路研究中的發(fā)展趨勢，然后進行相應(yīng)改進。而proteus軟件還需要通過傳感器電路，正弦電路等實用電路中不斷的進行試驗和探索，最后才能把此項技術(shù)落實到實際電子科技產(chǎn)品的生產(chǎn)環(huán)節(jié)當中去。所以，我們再使用該軟件進行電路設(shè)計和分析時，要把重點放到傳感器電路和正弦電路等電路的實用性上，結(jié)合實際情況探究，才能更好地讓軟件適用于各種實用電路的應(yīng)用。還能開發(fā)出仿真系統(tǒng)的其他用法和功能，促使電子行業(yè)發(fā)展，為以后的研究工作打下堅實的基礎(chǔ)。

5 結(jié)語

綜上所述，現(xiàn)階段proteus仿真軟件的應(yīng)用已經(jīng)十分廣泛，而其使用功能也十分便利和強大，在進行電子電路設(shè)計時，為了能夠更深刻研究電路的工作情況，更準確地對電路中存在的不足之處進行調(diào)整，我們要進一步對軟件進行挖掘研究，明確操作規(guī)范，開發(fā)出更實用的功能以便使用。還能改善傳統(tǒng)的電子電路設(shè)計工作，并z測出其中的缺陷，為降低電路實驗成本，更有效地完成實驗和縮短實驗時間等方面，都有積極的推進意義。

參考文祥

電子電路設(shè)計范文第4篇

隨著電子電路復(fù)雜程度越來越高、更新速度越來越快、設(shè)計規(guī)模越來越大、推向市場時間越來越短，這就迫切需要實現(xiàn)設(shè)計工作的自動化。電子設(shè)計自動化（EDA）技術(shù)的出現(xiàn)，改革了傳統(tǒng)的電子電路設(shè)計方法。

2 Multisim仿真軟件的功能及特點

Multisim是一個原理電路設(shè)計、電路功能測試的虛擬仿真軟件，可實現(xiàn)原理圖捕獲、電路分析、電路仿真、仿真儀器測試等功能；具有如下特點：界面設(shè)計人性化、操作簡潔明了、元件庫規(guī)模龐大、儀器儀表庫種類齊全（包括函數(shù)信號發(fā)生器、示波器、邏輯分析儀等）、分析功能強大（包括直流工作點分析、交流分析、噪聲分析等）。

3 應(yīng)用實例

以數(shù)字搶答器的設(shè)計為例，闡述采用Multisim仿真軟件進行電子電路設(shè)計的過程。

設(shè)計任務(wù)和要求 用中、小規(guī)模集成電路設(shè)計一個數(shù)字搶答器，設(shè)計要求：

1）搶答器可同時供8名選手參加比賽，每個選手擁有一個搶答按鍵，分別用按鍵J0～J7表示，按鍵編號和選手編號相同；

2）主持人扳動控制開關(guān)J8，可控制系統(tǒng)的復(fù)位和搶答的開始；

3）搶答器具有第一搶答信息的鑒別、鎖存和顯示功能，搶答開始后，第一搶答者按動搶答按鍵時，該選手的編號立即被鎖存，并顯示在LED數(shù)碼管上，控制電路使揚聲器發(fā)出報警聲音，并對輸入電路進行封鎖，使其他選手的搶答不起作用；

4）搶答器具有定時搶答功能，主持人通過設(shè)定一次搶答時間，控制比賽的開始和結(jié)束[1]。

電路組成 搶答器由主體電路和擴展電路兩部分組成。主體電路由主持人控制開關(guān)、搶答按鍵、控制電路、優(yōu)先編碼器、鎖存器、譯碼器、編號顯示器和報警電路構(gòu)成，完成基本搶答的功能；擴展電路由秒脈沖產(chǎn)生電路、定時電路、譯碼器和定時顯示器構(gòu)成，完成定時搶答的功能。

搶答器工作過程：首先，接通搶答器電源，主持人將開關(guān)J8置于復(fù)位位置，禁止搶答器工作，編號顯示器被熄滅，定時顯示器顯示定時時間；然后，主持人將開關(guān)J8置于開始位置，允許搶答器工作，計數(shù)器進行減計時；當選手在定時時間內(nèi)搶答時，計數(shù)器停止工作，編號顯示器顯示搶答選手的編號，定時顯示器顯示剩余搶答時間，并禁止其他選手隨后的搶答；當定時時間到，但無人搶答時，系統(tǒng)報警，并禁止選手超時搶答。

電路設(shè)計及仿真

1）搶答器電路。搶答器電路如圖1所示。優(yōu)先編碼器74LS148能鑒別第一搶答者的按鍵操作，并使其他選手的操作無效；RS鎖存器74LS279能鎖存第一搶答者的編號，并經(jīng)譯碼器74LS48譯碼后顯示在LED數(shù)碼管上。

搶答器電路仿真波形如圖2所示。借助于Multisim仿真軟件中的邏輯分析儀，可對搶答器電路的多路邏輯信號同步進行高速采集和時序分析。將邏輯分析儀的輸入端口相應(yīng)地連接到電路的如下測試點上：開關(guān)J8，74LS279的輸出端Q4、Q3、Q2、Q1（EI、BI），按鍵J7、J6、J5、J4、

J3、J2、J1、J0。被采集的輸入信號將顯示在屏幕上。

由圖2可知，在第一個Clock脈沖的上升沿，主持人將開關(guān)J8置于復(fù)位位置時，74LS279被復(fù)位，禁止鎖存器工作，其輸出Q4Q3Q2Q1=0000。于是，74LSl48的選通輸入端EI=0，允許優(yōu)先編碼器工作；74LS48的消隱輸入端BI=0，編號顯示器被熄滅。在第一個Clock脈沖的下降沿，當主持人將開關(guān)J8置于開始位置時，允許優(yōu)先編碼器和鎖存器工作。在第二個Clock脈沖的下降沿，將J6按鍵按下時，74LSl48的輸出A2A1A0=001，GS=0，經(jīng)RS鎖存后，Q4Q3Q2Q1=1101。于是，Q1=1，使BI=1，允許74LS48工作；Q4Q3Q2=110，經(jīng)譯碼顯示為“6”。此外，Q1=1，使EI=1，禁止74LSl48工作，封鎖了其他按鍵的輸入（即在第三個Clock脈沖的上升沿J3按鍵的輸入）。在第四個Clock脈沖的上升沿，當按下的J6鍵松開后，GS=1，此時由于仍為Q1=1，使EI=1，所以仍禁止74LSl48工作，封鎖了其他按鍵的輸入（即第五個Clock脈沖的下降沿J0按鍵的輸入），從而實現(xiàn)了搶答的優(yōu)先性，保證了電路的準確性。在第六個Clock脈沖的下降沿，主持人將開關(guān)J8重新置于復(fù)位位置，以便進行下一輪的搶答。

2）定時電路。將兩片同步十進制可逆計數(shù)器74LSl92級聯(lián)，以串行進位方式構(gòu)成百進制計數(shù)器；計數(shù)器的計數(shù)脈沖由555定時器構(gòu)成的秒脈沖電路提供；通過預(yù)置時間電路，主持人對計數(shù)器進行一次搶答時間的預(yù)置；74LS48譯碼器和定時顯示器構(gòu)成譯碼顯示電路。當主持人將開關(guān)J8置于復(fù)位位置時，計數(shù)器預(yù)置定時時間，并顯示在定時顯示器上。當主持人將開關(guān)J8置于開始位置時，74LS279的輸出Q1=0，經(jīng)非門反相后，使555定時器的時鐘輸出端CP與74LSl92的時鐘輸入端CPD相連，計數(shù)器進行減計時；在定時時間未到時，74LS192的借位輸出端BO2=1，使74LSl48的EI=0，允許74LSl48工作。當選手在定時時間內(nèi)搶答時，Q1=1，經(jīng)非門反相后，封鎖CP信號，計數(shù)器停止工作，定時顯示器上顯示剩余搶答時間，并保持到主持人將系統(tǒng)復(fù)位為止；同時，EI=1，禁止74LSl48工作。當定時時間到無人搶答時，BO2=0，EI=1，禁止74LSl48工作，禁止選手超時搶答；同時，BO2=0，封鎖CP信號，計數(shù)器停止工作，定時顯示器上顯示00[2]。

3）報警電路。報警電路由555定時器、三極管推動級和揚聲器構(gòu)成。由若干電阻、電容和555定時器接成多諧振蕩器，將時序電路控制信號PR接至555定時器的清零端，以控制多諧振蕩器振蕩的起停，多諧振蕩器輸出信號控制三極管的導(dǎo)通、截止，從而推動揚聲器發(fā)出報警聲音。

根據(jù)上述設(shè)計思路，畫出各單元電路的仿真電路圖，先對各單元電路逐個進行仿真調(diào)試，再將各單元電路連接起  isim仿真，觀察各部分電路之間的時序配合關(guān)系，測量電路各項性能指標，調(diào)整部分元器件參數(shù)，檢查電路各部分功能，使其滿足設(shè)計要求；最后進行電路焊接與裝配，并對實際電路進行測試。

4 結(jié)語

Multisim是電子電路計算機仿真設(shè)計與分析的基礎(chǔ)，在電子電路設(shè)計中應(yīng)用Multisim仿真軟件，把虛擬仿真和硬件實現(xiàn)相結(jié)合，可以節(jié)約設(shè)計成本、縮短開發(fā)周期和提高設(shè)計效率，有利于培養(yǎng)學(xué)生工程實踐、綜合分析和開發(fā)創(chuàng)新能力，提高學(xué)生運用現(xiàn)代化設(shè)計工具的能力。

參考文獻

電子電路設(shè)計范文第5篇

關(guān)鍵詞：電子電路；單元電路；設(shè)計方法

1 前言

在我國，電子技術(shù)是隨著我國的改革開放發(fā)展起來的，雖然起步晚，但是當今的發(fā)展也在世界發(fā)展水平之列。經(jīng)過幾十年的發(fā)展，電子技術(shù)從電路的設(shè)計和應(yīng)用的領(lǐng)域都發(fā)生了翻天覆地的改變，應(yīng)用范圍越來越廣，對于我國的電子電路的工程師和設(shè)計人員來說，合理的設(shè)計出一個符合要求的完整的電路圖是非常重要的。

2 電子技術(shù)和單元電路的概念

所謂的電子技術(shù)，就是在我們解決實際的電路問題時，電路工程師根據(jù)電子學(xué)的原理，將電子的某種特性設(shè)計在一個實際的電子器件上的一門新興的技術(shù)。電子技術(shù)主要分為電子信息技術(shù)和電子電路技術(shù)兩大類。在電子信息技術(shù)中，從前只有電子模擬技術(shù)，但是最近幾年又新發(fā)展出一門數(shù)字電子技術(shù)，后者處理電路的能力更強，因此，成為現(xiàn)今社會電子技術(shù)的主流。在電子電路中，組成電子電路系統(tǒng)的一個主要部分就是我們要分析的單元電路。單元電路很復(fù)雜，對電子工程師要求的技術(shù)嚴格，為了將電子電路設(shè)計的水平不斷的進行提高，我們電子工程師就要對單元電路進行設(shè)計的研究，通過這些來增加單元電路的經(jīng)驗。

3 單元電路的設(shè)計步驟和方法

3.1 單元電路的設(shè)計步驟

在傳統(tǒng)的電路設(shè)計時，一般的步驟有三步。單元電路在設(shè)計上也一樣，都是明確設(shè)計任務(wù)、計算單元電路的參數(shù)以及畫出最后的單元電路圖。

在單元電路設(shè)計前，一定要明確設(shè)計的目的和任務(wù)。主要考慮的是設(shè)計出的單元電路的性能，在單元電路設(shè)計時，我們要將電壓、電阻、電流設(shè)計為最佳的狀態(tài)，以使設(shè)計出的單元電路的性能達到最好，當然，在設(shè)計時，還要考慮到設(shè)計出的電路體積要小，成本要低，結(jié)構(gòu)要簡單，方便使用和維護、

在計算單元電路參數(shù)時，我們一定要運用我們電子工程師的專業(yè)知識，將設(shè)計的參數(shù)計算準確，保證設(shè)計出的單元電路功能達到預(yù)期的目標。舉例說明，當我們在設(shè)計單元電路中的放大器電路時，我們一定要計算準確電阻值及其放大的倍率，這樣才能保證放大器電路正常的工作。在參數(shù)計算時，我們要計算不止一次，將計算的結(jié)果進行比較，在誤差范圍內(nèi)才能使用。

在單元電路設(shè)計參數(shù)計算出來后，接下來就是畫單元電路圖。畫出完整的單元電路圖主要是讓我們能總體的了解單元電路和整機電路間的相互聯(lián)系和轉(zhuǎn)換。在畫單元電路圖時，要確保所畫的電路圖簡單、明了、準確。盡可能的將電路圖畫在一張圖紙上，這樣方便電子工程師檢查其中的問題和錯誤，單元電路的主要部分要在圖紙上標明，有必要的還要畫出主要部件的詳細電路圖。

3.2 單元電子電路的設(shè)計方法

前面詳細的講解到單元電路的設(shè)計步驟，這都是為單元電路的設(shè)計方法做準備，一個單元電子電路正常運行與否，根本還要看單元電路的設(shè)計是否合理，因此單元電子電路的設(shè)計方法尤為重要。下面主要講三種實際生產(chǎn)中常用的設(shè)計方法。

第一種就是線性的集成運放組成的穩(wěn)壓電源的設(shè)計方法，在穩(wěn)流網(wǎng)絡(luò)，穩(wěn)壓電源中的電壓變壓器只有通過輸入電壓才能借助濾波網(wǎng)絡(luò)進入最后的穩(wěn)壓網(wǎng)絡(luò)中去，因此，在電子工程師設(shè)計電路時，要將電流的短路保護考慮在內(nèi)，防止負載的電流超過額定電流，對電路產(chǎn)生損害，一般的穩(wěn)壓電路都是串聯(lián)式，因此在設(shè)計時，要將負載區(qū)的紋波系數(shù)降低，保證電路的穩(wěn)壓效果，帶動負載一定不能選用直流電，防止出現(xiàn)短路。

第二種就是單元電路的級聯(lián)設(shè)計方法。在將各個分單元的電路設(shè)計好后，就要設(shè)計他們之間的級聯(lián)圖了，一些涉及的是模擬電路的聯(lián)系，一些是數(shù)字電路的聯(lián)系，更多的是兩者結(jié)合的綜合電路，這些電路總體是要提高電路的放大倍數(shù)和提高其負載能力，因此，我們設(shè)計時要綜合考慮對電路進行匹配設(shè)計。在耦合信號的設(shè)計中，要考慮不同耦合種類的相互影響，對電路進行最優(yōu)設(shè)計。對于電路中的時序配合，要總體的先對系統(tǒng)進行分析，確定電路系統(tǒng)的時序，在按照最簡原則進行設(shè)計。

第三種就是對電路中的放大器的設(shè)計。放大器在電路中的作用主要是放大電路中的單元倍數(shù)，加強電路中某個模塊的功能。放大器要考慮的因素主要是電源的單、雙供電，電源的最優(yōu)電流，最佳輸入和輸出電壓等，在放大器設(shè)計中，一定要處理好各個參數(shù)的關(guān)系，在設(shè)計中要避免出現(xiàn)兩級以上的放大級別，減少出現(xiàn)的消振問題。

4 結(jié)語

現(xiàn)在的電路中的單元電路種類很多，因此在設(shè)計方法上會有很多版本，隨著科學(xué)技術(shù)的不斷發(fā)展，集成電路逐漸成為電子市場的新寵，并且已經(jīng)形成集成電路的新興器件，這對電路的單元電路設(shè)計要求提出了更加嚴格的要求。這就需要我們電子工程師在電路的設(shè)計上要積極地積累設(shè)計經(jīng)驗，參考國外的先進技術(shù)，將我國的電子設(shè)計推向一個新的臺階。

[參考文獻]

[1]徐雷.關(guān)于電子技術(shù)單元電路的級聯(lián)問題[J].電子制作，2013，（9）：17-19.